TSMC планирует массовое производство CoPoS-упаковки
Taiwan Semiconductor Manufacturing (TSMC) ускоряет разработку технологии упаковки чипов следующего поколения CoPoS. Согласно данным DigiTimes, компания переходит от круглых 12-дюймовых пластин к квадратным панелям размером 310mm x 310mm.
Переход на квадратный формат позволит минимизировать потери дорогого материала на краях, что критически важно для увеличения размера AI chiplets. На данный момент TSMC уже запустила пилотную линию на заводе VisEra в Longtan, а следующий этап валидации планируется на объекте AP7 в Chiayi.
Технология CoPoS станет преемником архитектуры CoWoS и имеет целью существенно снизить затраты при производстве сложных акселераторов. Основными бенефициарами успешного внедрения станут такие клиенты, как NVIDIA Corporation и другие разработчики AI-чипов.